La solution assure le test de récepteurs PCIe 7.0 

Cette solution entend répondre aux défis liés à la validation des récepteurs PCIe 7.0 fonctionnant à 128 GTo/s, notamment pour les plateformes de calcul, d’intelligence artificielle et de centres de données de nouvelle génération.

Alors que l’adoption de PCIe 7.0 s’accélère et que les cycles de développement se raccourcissent, les exigences en matière d’intégrité du signal et de validation des interfaces haut débit deviennent de plus en plus strictes. Les développeurs doivent gérer une complexité croissante dans la génération précise de signaux de contrainte et dans la validation des performances des récepteurs dans des conditions de fonctionnement réalistes.

Validation des récepteurs PCIe 7.0 à 128 GT/s
La nouvelle application de test pour récepteurs étend l’environnement de test PCIe 7.0 existant de Keysight avec des fonctions de calibration et de contrôle des signaux de contrainte. L’objectif est de permettre une validation fiable des récepteurs ASIC fonctionnant en mode horloge commune à des débits allant jusqu’à 128 GT/s.

La solution associe la famille BERT M8050A au générateur de motifs de la gamme M8042A de 120 GBaud et à l’analyseur d’erreurs de la série M8043A. Cette plateforme matérielle permet la génération et l’analyse précises de signaux haute fréquence pour la caractérisation des récepteurs PCIe 7.0.

Le matériel est associé à la nouvelle application logicielle N5991PB7A. Ce logiciel automatise les processus de calibration et de contrôle des signaux de contrainte pour récepteurs PCIe 7.0, réduisant ainsi les efforts de configuration manuelle lors des phases de validation. Selon Keysight, cela améliore la répétabilité des mesures et augmente la fiabilité lors de la caractérisation des ASIC.

Tests haut débit automatisés pour les architectures IA et centres de données
L’augmentation des besoins en bande passante des accélérateurs d’IA, des systèmes de calcul haute performance et des infrastructures de centres de données hyperscale impose des exigences accrues aux technologies d’interconnexion PCIe. PCIe 7.0 double le débit de PCIe 6.0 pour atteindre 128 GTo/s, renforçant l’importance de la validation des récepteurs face à l’atténuation du signal, au jitter et aux pertes de canal.

Keysight entend répondre à ces défis grâce à des workflows automatisés pour récepteurs PCIe 7.0. La calibration automatisée vise à réduire les temps de configuration et accélèrer la validation des conceptions ASIC complexes.

Selon l’entreprise américaine, la génération de signaux de contrainte conformes aux spécifications permet d’identifier les faiblesses potentielles des récepteurs dès les premières phases du développement. Cela réduit les retouches lors des étapes ultérieures et limite les risques de non-conformité.

La nouvelle solution de test pour récepteurs complète la plateforme existante de test d’émetteurs PCIe 7.0 de Keysight, étendant ainsi la couverture de validation de bout en bout pour les couches émetteur et récepteur de l’interface physique PCIe 7.0.

Contexte supplémentaire : spécifications techniques et comparaison concurrentielle
PCIe 7.0 utilise une technologie de signalisation PAM4 et prend en charge des débits de 128 GTo/s par voie, offrant une bande passante bidirectionnelle pouvant atteindre 512 GB/s dans les configurations x16. Cette spécification a été développée pour répondre aux besoins en bande passante des charges de travail IA, des centres de données hyperscale et des environnements de calcul haute performance.

Sur le marché des tests et mesures, Keysight est en concurrence avec des entreprises telles qu’Anritsu, Tektronix et Rohde & Schwarz. Les plateformes comparables de validation PCIe sont généralement évaluées selon le débit maximal pris en charge, les capacités d’injection de jitter, les fonctions d’automatisation et la conformité aux spécifications PCI-SIG.

Keysight différencie sa solution grâce à l’intégration de systèmes BERT matériels avec un logiciel automatisé de calibration pour les tests de contrainte des récepteurs PCIe 7.0. La combinaison d’un générateur de signaux de 120 GBaud et d’une calibration automatisée des signaux de contrainte répond aux exigences associées à la validation des ASIC haut débit basés sur la signalisation PAM4.

Publié par Sucithra Mani, rédactrice pour Induportals – contenu adapté par IA.

www.keysight.com