L'architecture de stockage PCIe Gen 6 vise à fournir les capacités requises aux centres de calcul haute performance

Microchip Technology, en collaboration avec Micron Technology, a présenté une architecture de stockage PCIe^® Gen 6. Dévoilée lors du salon « Future of Memory and Storage » (FMS) 2026, cette solution entendu répondre aux exigences des charges de travail liées à l'intelligence artificielle (IA), au calcul haute performance (HPC) et aux centres de données.

Performances et connectivité pour l'IA
La solution met en oeuvre un commutateur de répartition PCIe Gen 6 Switchtec agissant comme une interconnexion à faible latence entre les processeurs hôtes et plusieurs SSD 9650. Le standard PCIe 6.0 double la bande passante par rapport au PCIe 5.0, atteignant 64 GT/s par voie, ce qui permet aux disques de fonctionner à leur pleine vitesse. 

Sécurité et architecture matérielle
Les commutateurs Switchtec de Microchip, gravés en 3 nanomètres, intègrent des mécanismes de confinement des erreurs et la fonctionnalité multicast pour optimiser la distribution des données d'un hôte vers plusieurs composants. Pour assurer la résilience du système, ils intègrent une racine de confiance matérielle et prennent en charge des algorithmes cryptographiques résistants au post-quantique, conformes aux normes de sécurité CNSA 2.0. Associés au SSD 9650 de Micron — le premier SSD PCIe Gen 6 pour centres de données produit en série —, ils offrent les niveaux d'IOPS et le débit requis pour l'entraînement de l'IA, les analyses en temps réel et la gestion de bases de données à grande échelle.

Contexte additionnel
Cette section fournit un contexte technique et stratégique qui n'est pas explicitement détaillé dans le communiqué original.

Avec l'avènement de modèles d'IA complexes et d'applications cloud gourmandes en calcul, les goulots d'étranglement se sont déplacés des processeurs vers le réseau de stockage. En validant conjointement le fonctionnement de bout en bout de la technologie PCIe Gen 6, Microchip et Micron réduisent les risques d'intégration pour les opérateurs de centres de données. La prise en charge intégrée du chiffrement post-quantique (CNSA 2.0) au niveau du commutateur constitue également un atout différenciateur, anticipant les futures exigences de sécurité gouvernementales et des industries réglementées. Sur ce marché naissant, le SSD 9650 NVMe de Micron offre des vitesses de lecture séquentielle atteignant environ 28 Go/s, permettant de verrouiller les choix d'architecture pour équiper les infrastructures d'IA de prochaine génération.

Publié par Lekshman Ramdas, rédacteur pour Induportals – contenu adapté par l'IA.

www.microchip.com