Intégration quasi monolithique pour systèmes à chiplets

Le Fraunhofer-Institut für Photonische Mikrosysteme IPMS a développé, dans le cadre de la ligne pilote européenne APECS, une méthode d’intégration quasi monolithique (QMI) permettant de combiner différents composants électroniques de manière presque continue au niveau wafer. L’objectif de cette technologie est d’associer la densité d’intégration des puces monolithiques traditionnelles à la flexibilité des architectures modulaires basées sur des chiplets.

La nouvelle méthode repose sur le positionnement précis de petits chiplets dans des cavités structurées en silicium, appelées pockets. Cette intégration permet de créer une architecture système combinant compacité et évolutivité modulaire.

Intégration de chiplets au niveau wafer
L’augmentation des exigences en matière de puissance de calcul, d’intégration système et de miniaturisation dans l’industrie des semi-conducteurs favorise l’émergence de nouvelles approches de fabrication microélectronique. Les applications telles que l’intelligence artificielle embarquée dans les capteurs, les transceivers haute performance et les architectures hétérogènes de type system-on-chip (SoC) atteignent progressivement les limites physiques et économiques des technologies de packaging conventionnelles. Dans le cadre de la ligne pilote « Advanced Packaging and Heterogeneous Integration for Electronic Components and Systems » (APECS), le Fraunhofer IPMS développe donc une approche d’intégration quasi monolithique. Celle-ci vise à intégrer directement au niveau wafer différents composants, tels que des capteurs, des dispositifs MEMS et des circuits électroniques de commande.

Les chercheurs ont réussi pour la première fois à intégrer des chiplets de démonstration dans des pocket wafers, puis à planariser la surface au moyen d’une couche de passivation destinée à la future interconnexion Backend-of-Line.

Le Dr Lukas Lorenz, responsable de groupe au Fraunhofer IPMS, explique : « Grundlage der QMI sind Silizium-Wafer mit strukturierten Aussparungen (Pockets). In diese sogenannten Pocketwafer wurden erstmals Dummy Chiplets eingebracht und die Oberfläche für die nachfolgende Backend-of-Line-Verdrahtung mit einer Passivierungsschicht geebnet. Damit entsteht eine nahezu monolithische Systemarchitektur, die höchste Integrationsdichte mit modularer Erweiterbarkeit vereint. »

Densité d’interconnexion accrue et réduction des pertes de signal
La technologie QMI se distingue des méthodes de packaging conventionnelles par l’intégration des interconnexions directement dans la ligne de fabrication Frontend. Cette approche permet d’obtenir des densités de connexion nettement supérieures à celles des solutions traditionnelles utilisant des interposeurs ou des substrats organiques. Les chiplets sont positionnés sur des substrats wafer actifs ou passifs dotés d’une pile commune d’interconnexions. La réduction des distances de signal diminue les pertes électriques et la latence, améliorant ainsi les performances de transfert de données à l’échelle du système.

Selon le Fraunhofer IPMS, la réduction du nombre d’interfaces mécaniques améliore également la fiabilité et la durée de vie des systèmes. Parallèlement, l’intégration quasi monolithique réduit considérablement l’encombrement global.

Un autre avantage réside dans la combinaison de concepts modulaires basés sur des chiplets avec une forte densité d’intégration. Cette approche pourrait contribuer à réduire les cycles de développement et à améliorer les économies d’échelle dans la fabrication des semi-conducteurs.

Applications pour l’intelligence artificielle et les transceivers haute performance
La technologie cible principalement les applications nécessitant une large bande passante, une efficacité énergétique élevée et une forte intégration système. Cela inclut notamment les systèmes de capteurs utilisant l’intelligence artificielle, les transceivers intelligents et les architectures SoC fortement intégrées. Grâce à la combinaison de différentes unités fonctionnelles au sein d’une structure wafer commune, la technologie QMI pourrait permettre des architectures hétérogènes offrant une densité fonctionnelle supérieure à celle des modules multichips conventionnels.

Avec ce démonstrateur, le Fraunhofer IPMS estime avoir franchi une étape importante vers l’industrialisation de l’ensemble de la chaîne de procédés destinée aux futures applications de fabrication microélectronique.




Contexte additionnel : Cette section détaille des spécifications techniques et des comparaisons concurrentielles non incluses dans l’annonce originale du produit
Le développement des architectures chiplet et des technologies d’advanced packaging constitue actuellement l’un des principaux axes d’innovation de l’industrie des semi-conducteurs. Des entreprises telles que TSMC, Intel, Samsung Electronics et AMD investissent dans les technologies d’intégration hétérogène, de packaging 3D et d’interconnexion au niveau wafer.

Les architectures chiplet traditionnelles utilisent généralement des interposeurs ou des substrats organiques pour relier les différents composants. L’intégration quasi monolithique vise au contraire à réduire davantage les transitions entre chiplets afin d’obtenir des densités d’intégration plus élevées et des pertes de signal plus faibles.

Dans les accélérateurs d’intelligence artificielle, les systèmes haute fréquence et les plateformes de capteurs basées sur des MEMS, les courtes distances de signal et les fortes densités d’interconnexion sont considérées comme des facteurs déterminants pour l’efficacité énergétique et les vitesses de transmission des données.

La ligne pilote européenne APECS fait partie des initiatives visant à renforcer la fabrication européenne de semi-conducteurs et se concentre sur les technologies d’advanced packaging et d’intégration hétérogène pour les futurs systèmes microélectroniques.

Édité par Maria Brueva, rédactrice d’Induportals – adapté par IA.

www.ipms.fraunhofer.com