Sealsq coopère avec Lattice Semiconductor
Sealsq et Lattice Semiconductor collaborent pour développer une architecture TPM-FPGA sécurisée contre les menaces quantiques.
www.sealsq.com
Sealsq a annoncé une collaboration avec Lattice Semiconductor pour intégrer des fonctionnalités de sécurité post-quantique basées sur des modules TPM (Trusted Platform Module) dans certaines solutions FPGA de Lattice.
Cette initiative répond à la demande croissante de protections contre les menaces quantiques, en particulier dans les applications d’edge computing et les environnements nécessitant un niveau élevé de sécurité.
Contexte et objectifs de la collaboration
Les progrès en informatique quantique rendent les algorithmes de cryptographie classiques vulnérables à des attaques futures. Pour anticiper cette évolution, les acteurs industriels développent des solutions résistantes aux attaques quantiques, conformes aux standards émergents, comme ceux recommandés par le NIST (National Institute of Standards and Technology).
Cette collaboration entre Sealsq et Lattice vise à combiner d’une part l’expertise de Sealsq en cryptographie post-quantique (PQC) et en modules TPM sécurisés, notamment avec ses solutions QS7001 et Qvault, et d’autre part les FPGA sécurisés et à faible consommation de Lattice, conçus pour des applications embarquées et critiques.
L’objectif est de proposer une architecture unifiée intégrant des fonctions de sécurité post-quantique directement dans les FPGA, permettant ainsi une transition sécurisée pour les systèmes exposés à des risques quantiques.
Une démonstration de faisabilité (PoC) pour valider l’intégration
Un proof-of-concept (PoC) a été développé, combinant un FPGA sécurisé de Lattice, le Root-of-Trust (RoT) QVault TPM de Sealsq, basé sur la cryptographie post-quantique, et la solution QS7001 de Sealsq.
Cette démonstration illustre la faisabilité technique de l’intégration directe de la cryptographie post-quantique dans les architectures FPGA. Elle servira de référence de conception pour renforcer la sécurité des systèmes en périphérie (edge), où les contraintes de consommation et de latence sont critiques.
Un engagement dans le cadre du "Year of Quantum Security 2026"
Cette initiative s’inscrit dans le cadre du "Year of Quantum Security 2026" (YQS2026), lancé à Washington, où les acteurs publics, industriels et académiques ont souligné la nécessité de considérer la sécurité quantique comme un impératif infrastructurel. Sealsq et Lattice soutiennent les efforts visant à standardiser et déployer des solutions post-quantiques, en alignement avec les recommandations du NIST et d’autres organismes de normalisation.
Présentation à Embedded World 2026
La démonstration PoC sera présentée lors du salon Embedded World 2026, qui se tiendra du 10 au 12 mars 2026 à Nuremberg, en Allemagne (stand Lattice, hall 4, stand n° 528). Eric Sivertson, vice-président de l’activité Sécurité chez Lattice Semiconductor, interviendra lors d’une conférence le mardi 10 mars à 17h, sur le thème : « Trusted Resilience Edge : FPGA-TPM unifié pour la cryptographie post-quantique RED et Cyber Resilience Act ».
www.sealsq.com
