Comment la mémoire LPDDR a évolué pour gagner en bande passante et en efficacité énergétique
L'évolution des mémoires LPDDR (Low Power Double Data Rate) s’est concentrée sur l’augmentation du débit, réduction de la consommation et adaptation de l'architecture des interfaces. La mémoire LPDDR6 franchit une nouvelle étape avec une interface spécifique offrant des débits pouvant atteindre 14,4 Gbit/s par broche.
induportals-media-publishing.com
La mémoire LPDDR (Low Power Double Data Rate) est une famille de mémoires DRAM conçue à l’origine pour les équipements mobiles, avec pour objectif de réduire la consommation tout en maintenant un débit de données élevé. Elle est aujourd’hui utilisée dans les smartphones et tablettes, mais aussi dans les PC portables, l’automobile, les équipements embarqués et certaines architectures destinées à l’intelligence artificielle. La spécification LPDDR6, publiée par JEDEC en juillet 2025, introduit notamment une nouvelle organisation en sous-canaux et porte le débit jusqu’à 14,4 Gbit/s par broche selon les composants.
Une DRAM conçue pour limiter la consommation
La mémoire LPDDR est une variante de la mémoire SDRAM DDR destinée aux systèmes dans lesquels la consommation énergétique et l’encombrement constituent des contraintes importantes. Comme les autres mémoires DDR, elle transfère les données sur les deux fronts du signal d’horloge, ce qui permet d’augmenter le débit sans doubler la fréquence d’horloge proprement dite.
La réduction de la consommation repose notamment sur des tensions d’alimentation plus faibles que celles des mémoires DDR classiques, ainsi que sur différents mécanismes de gestion dynamique de l'alimentation. Les générations successives ont également fait évoluer l’architecture des interfaces afin de limiter l’activité des circuits lorsque toute la largeur de l’interface n’est pas nécessaire.
Contrairement aux modules DIMM de mémoire DDR utilisés dans les PC et les serveurs traditionnels, la mémoire LPDDR est généralement intégrée directement au système, souvent dans un boîtier associé au processeur ou au système sur puce (SoC). Cette intégration réduit la longueur des interconnexions et permet de concevoir des systèmes compacts, mais rend généralement la mémoire moins facilement remplaçable ou extensible.
La standardisation de la mémoire LPDDR est assurée par JEDEC au sein de la famille JESD209. La dernière génération est définie par la spécification JESD209-6, qui décrit notamment les caractéristiques électriques et temporelles, les fonctions de la mémoire, les boîtiers ainsi que l’affectation des signaux. Le standard définit un composant SDRAM x24 à canal unique, avec des densités allant de 4 à 64 Gb dans le périmètre de la spécification.
Evolution de la mémoire LPDDR3 à LPDDR5X
Chaque nouvelle génération de mémoire LPDDR a principalement cherché à augmenter le débit de données tout en maintenant ou en réduisant la consommation par bit transféré.
La mémoire LPDDR3 a porté le débit jusqu’à environ 2,1 Gbit/s par broche. Avec la mémoire LPDDR4, le débit a pratiquement doublé pour atteindre environ 4,3 Gbit/s par broche. La mémoire LPDDR4X conserve cette classe de débit tout en réduisant notamment la tension de l’interface d’E/S afin de diminuer la consommation.
La mémoire LPDDR5 a ensuite introduit des débits pouvant atteindre 6,4 Gbit/s par broche. La variante LPDDR5X a prolongé cette évolution avec des débits pouvant atteindre 8,533 Gbit/s par broche dans les implémentations correspondantes.
Cette progression ne concerne toutefois pas uniquement le débit maximal. Les générations successives ont également ajouté des mécanismes de gestion de la puissance et fait évoluer l’organisation des interfaces afin d'adapter l'activité de la mémoire à la charge du système.
Ces caractéristiques expliquent l'utilisation initiale de la mémoire LPDDR dans les smartphones et tablettes, où la mémoire doit fournir une bande passante importante tout en limitant la consommation et l'échauffement. La technologie s'est ensuite étendue aux ordinateurs portables et à d'autres systèmes embarqués. Des modules tels que LPCAMM2 et SOCAMM2 utilisent ainsi de la mémoire LPDDR5X dans des applications où l’on cherche à combiner une consommation réduite et une bande passante élevée.
La mémoire LPDDR6 de Samsung, qui a été distinguée au CES 2026, prend en charge des débits de données atteignant 10,7 Gbit/s et dispose d'un nombre accru d'entrées/sorties pour maximiser la bande passante. Ce qui l’adapte aux applications mobiles gourmandes en données, aux systèmes informatiques en périphérie (edge computing) et les charges de travail liées à l'IA.
LPDDR6 : une interface x24 organisée en deux sous-canaux
La mémoire LPDDR6 introduit une évolution de l’organisation de l’interface. Le standard JESD209-6 définit un composant x24 à un canal, mais ce canal est structuré en deux sous-canaux de 12 bits. Il est donc plus précis de parler d’une organisation 2 × 12 bits que d’un simple bus de 24 bits fonctionnant comme une interface monolithique.
Chaque sous-canal dispose de son propre chemin de données et d'une logique d’adressage et de commande associée. Cette organisation permet de n’activer qu’une partie de l’interface lorsque la transaction ne nécessite pas l’ensemble du canal, ce qui participe à la gestion de la consommation.
Il faut toutefois éviter de décrire cette architecture comme deux canaux LPDDR indépendants. Dans la terminologie du standard, il s'agit bien d'un canal x24 subdivisé en deux sous-canaux de 12 bits. Le document JEDEC décrit explicitement le composant comme un « x24 one channel SDRAM device ».
Cette évolution modifie également la façon dont la mémoire peut traiter les transactions. JEDEC indique pour la mémoire LPDDR6 une granularité d’accès de 32 octets. Il ne faut donc pas remplacer cette valeur par 36 octets en calculant simplement 12 bits × 24 transferts pour un sous-canal : cette opération décrit le volume de données d’une séquence particulière, mais ne correspond pas à la granularité d’accès spécifiée par JEDEC. Le communiqué de publication de la norme mentionne explicitement une « small access granularity of 32 bytes ».
Jusqu’à 14,4 Gbit/s par broche
La mémoire LPDDR6 porte également le débit d’interface à une nouvelle classe de performances. Les modules mémoire LPDDR6 annoncés par Samsung atteignent jusqu’à 14,4 Gbit/s par broche, tandis que le standard définit l’interface x24 correspondante. Pour éviter les ambiguïtés entre les unités utilisées dans les différentes documentations, le débit d’interface peut être exprimé en GT/s, chaque transfert correspondant ici à un bit par broche. Ainsi, 14,4 GT/s correspondent à 14 400 MT/s, soit un débit de 14,4 Gbit/s par broche pour une liaison transférant un bit à chaque transfert.
À titre théorique, une interface x24 fonctionnant à 14,4 GT/s peut transférer : 24 × 14,4 / 8 = 43,2 Go/s
Cette valeur correspond au débit brut de données de l’interface. Le débit effectivement disponible pour les applications est inférieur en raison des protocoles, des cycles de commande et des autres contraintes de fonctionnement de la mémoire.
Samsung propose actuellement des mémoires LPDDR6 de 16 à 128 Gb, avec des débits allant jusqu’à 14,4 Gbit/s et une organisation x24. Les boîtiers annoncés comprennent notamment des versions FBGA à 357, 518 et 1 295 billes.
Des mécanismes de gestion de l’énergie adaptés aux charges variables
L’intérêt de la mémoire LPDDR6 ne se limite pas à l’augmentation du débit. Son architecture en sous-canaux permet notamment de limiter l’activité aux chemins de données nécessaires à une opération donnée.
La spécification et les implémentations associées intègrent également des mécanismes de gestion dynamique de la tension et de la fréquence. Le principe du DVFS (Dynamic Voltage and Frequency Scaling) consiste à adapter ces paramètres à la charge de traitement afin de réduire la consommation lorsque la bande passante maximale n'est pas nécessaire.
Cette gestion devient particulièrement importante dans les appareils exécutant des charges d’IA localement. Les smartphones, PC et systèmes embarqués peuvent alterner entre des phases de calcul intensif nécessitant une forte bande passante mémoire et des périodes de fonctionnement moins exigeantes.
Samsung positionne ainsi la mémoire LPDDR6 dans les smartphones, les PC dédiés à l’IA, l’automobile et certaines applications serveur. La société annonce des tensions de fonctionnement de 0,5 V, 0,85–0,875 V, 1,0 V et 1,8 V selon les différentes alimentations du composant.
Premières mémoires LPDDR6
Samsung, SK hynix et Micron, principaux fournisseurs mondiaux de DRAM, développent des mémoires LPDDR. Samsung commercialise désormais une gamme LPDDR6 annoncée avec des densités de 16 à 128 Gb et un débit maximal de 14,4 Gbit/s.
SK hynix a annoncé en mars 2026 le développement d’une mémoire LPDDR6 de 16 Gb fabriquée avec son procédé DRAM 1c, une technologie de classe 10 nm. Le composant atteint un débit de base supérieur à 10,7 Gbit/s. SK hynix prévoit une préparation de la production en volume au premier semestre 2026 et un début des approvisionnements au second semestre.
Micron estime que si la mémoire LPDDR6 représente la prochaine étape pour accroître la bande passante, la mémoire LPDDR5X, de par sa maturité technologique, demeure son principal moteur de revenus sur le marché grand public.
Micron propose pour sa part une gamme publique comprenant notamment des mémoires LPDDR5X, LPDDR5 et LPDDR4/4X. La disponibilité commerciale des mémoires LPDDR6 doit donc être distinguée selon les fabricants et les références effectivement proposées aux clients.
L’arrivée de la mémoire LPDDR6 ne signifie pas pour autant la disparition immédiate des générations précédentes. La mémoire LPDDR5X reste utilisée dans les smartphones, PC et plateformes embarquées, tandis que les générations LPDDR4 et LPDDR4X continuent d'équiper certaines applications nécessitant des capacités et débits moins élevés.
De la téléphonie aux PC et aux serveurs
Le domaine d'application de la mémoire LPDDR s'est progressivement élargi au-delà des appareils mobiles. Dans les PC portables, l’intérêt porte notamment sur la consommation et l’intégration de la mémoire au système. Les modules LPCAMM2 reposent ainsi sur de la mémoire LPDDR5X.
La technologie est également étudiée ou employée dans des architectures de serveurs. Micron propose par exemple des solutions SOCAMM2 reposant sur de la mémoire LPDDR5X. L’objectif est alors de bénéficier d’une bande passante importante avec une consommation et une densité adaptées aux architectures de calcul de dernière génération.
Cette évolution accompagne la montée en puissance des traitements d’IA, qui augmentent les besoins en bande passante mémoire non seulement dans les smartphones et PC, mais aussi dans certaines architectures de calcul et systèmes embarqués.
Estimation du marché des mémoires LPDDR
L’estimation de la taille du marché mondial de la mémoire LPDDR varie fortement selon le périmètre retenu par les sociétés d’études.
GlobalInfoResearch estime le marché mondial des mémoires LPDDR SDRAM à environ 4,26 milliards de dollars en 2025, avec une projection à 6,08 milliards de dollars en 2032, soit un taux de croissance annuel moyen de 5,3 %. LP Information arrive à une estimation proche, de 4,05 milliards de dollars en 2025 et 5,89 milliards en 2032.
D’autres études utilisent un périmètre plus large. Mordor Intelligence estime ainsi le marché de la mémoire LPDDR à 33,84 milliards de dollars en 2025 et 39,58 milliards en 2026. Cette estimation inclut un marché des mémoires LPDDR plus large que celui des seuls composants SDRAM pris en compte dans certaines études concurrentes.
Ces écarts montrent qu’il est difficile d’attribuer une valeur unique au « marché des mémoires LPDDR » sans préciser le périmètre retenu. Pour le marché des mémoires LPDDR SDRAM proprement dits, les études publiées en 2026 convergent davantage vers une valeur de quelques milliards de dollars en 2025, tandis que les estimations intégrant un périmètre commercial plus large aboutissent à des montants nettement supérieurs.
Publié par Youssef Belgnaoui, rédacteur pour Induportals.
